# PATENT ABSTRACTS OF JAPAN

(1.1) Publication number: 05268081 A

(43) Date of publication of application: 15.10.93

(51) Int. CI

H03L 7/197 H03L 7/08 // H04N 5/93

(21) Application number: 04095830

(22) Date of filing: 23.03.92

(71) Applicant:

SONY CORP

(72) Inventor:

KIDO KATSUHIRO


# (54) CLOCK GENERATION CIRCUIT

(57) Abstract:

PURPOSE: To generate a clock signal with the frequency shifted by -0.1% by controlling VCO with the use of the phase difference between an input clock signal or input clock signal with the 1000/1001 and VCO oscillated clock signal.

CONSTITUTION: A word frequency-divided clock WCK from a word PLL circuit is taken as X (384FS) and a master clock from a 1/2 frequency divider 25 as Y (384FS). When a selector 22 selects 1/1000 frequency divider 20 by means of a control signal C1, formula I is established and the master clock CK synchronized with the clock WCK is outputted. On the other hand, when the selector 22 selects the 1/1001 frequency divider 21, formula II is established based on the control signal C1 according to the setting of the FS shift switch. Formula III can be obtained by deforming the formula II, and the master clock CK where the relation between reference frequency 29.97Hz of NTSC color television signal and -0.1% shift are completely matched is outputted. Thus, a clock signal with the frequency shifted by 0.1% can be

generated by simply setting the FS shift switch.



X/1000-Y/100.0

X/1001-Y/1000 II

X;Y-1:1000/1001 W

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-268081

(43)公開日 平成5年(1993)10月15日


(51)Int.Cl. <sup>5</sup> H 0 3 L	7/197	識別記号	庁内整理番号	FI			技術表示箇所
# H 0 4 N	7/08 5/93	G	4227-5 C 9182-5 J 9182-5 J	H03L	7/ 08	未請求	A C 請求項の数 1 (全 6 頁)
(21)出願番号		特願平4-95830		(71)出願人			
(22)出願日		平成 4年(1992) 3月	(72)発明者	ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 木戸 克浩 東京都品川区北品川 6 丁目 7 番35号ソニー 株式会社内			
				(74)代理人			基
							•

### (54)【発明の名称】 クロック発生回路

### (57)【要約】

【目的】本発明は、クロツク発生回路において、簡易な操作で周波数を- 0.1%シフトしてなるクロツク信号を発生するものである。

【構成】シフト設定手段の設定に応じて、入力クロツク信号又は1000/1001分周してなる入力クロツク信号と、電圧制御型発振手段で発振されるクロツク信号との位相差で、電圧制御型発振手段を制御するようにしたことにより、シフト設定手段の設定のみの容易な操作で、所定の出力クロツク信号又は一0.1%周波数をシフトした出力クロツク信号を発生し得る。



【特許請求の範囲】

【請求項1】出力クロツク信号の周波数をシフトするか 否かを設定するシフト設定手段と、

当該シフト設定手段の設定結果に応じて、第1の入力ク ロツク信号又は当該第1の入力クロツク信号を1000 /1001分周してなる第2の入力クロツク信号を選択 して出力する切換え手段と、

制御電圧に応じて所定のクロツク信号を出力する電圧制 御型発振手段と、

上記切換え手段を通じて入力される第1又は第2の入力 クロツク信号及び上記発振クロツク信号の位相を比較 し、比較結果に応じて上記電圧制御型発振手段を制御す る位相比較手段とを具え、上記シフト設定手段の設定に 応じて所定の第1の出力クロツク信号又は当該第1の出 カクロツク信号に対して周波数を-0.1%シフトした第 2の出力クロツク信号を発生するようにしたことを特徴 とするクロツク発生回路。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段(図1及び図2)

作用(図1及び図2)

実施例 (図1及び図2)

発明の効果

[0002]

【産業上の利用分野】本発明はクロツク発生回路に関 し、例えばデイジタルオーディオテープレコーダでサン プリング周波数に応じたクロツク信号を発生するものに 適用し得る。

[0003]

【従来の技術】従来、デイジタルオーデイオテープレコ ーダにおいては、例えばサンプリング周波数FSとし て、周波数48 [KHz] や44.1 [KHz] でなるデイジタル オーデイオ信号を記録し、再生し得るようになされたも のがある。この場合フエーズロツクドループ (PLL) 構成のクロツク発生回路において、サンプリング周波数 FSに応じたにクロツク信号を発生するようになされて いる。

【0004】このデイジタルオーデイオテープレコーダ の場合、記録時にはサンプリング周波数FSの情報が磁 気テープ上のコントロールトラツクにコントロールワー\*

X/1000-Y/N

の関係が成り立つ。従つて(1)式を変形して表した次 式 Ж

X: Y = 1: N / 1000

において、分周比Nを1000にすると可変分周器側の周波 数が0%シフトし、分周比Nを 875にすると-12.5%シ 50 +12.5%、- 0.1%シフトする。

\*ドのサンプリング周波数情報FSIDとして記録され、 再生時も記録と同じサンプリング周波数で再生されたデ イジタルオーデイオ信号を処理し得るようになされてい る。

2

[0005]

【発明が解決しようとする課題】ところでかかる構成の デイジタルオーデイオテープレコーダを用いて、高品位 ビデオシステム(HD(High Division Video Syste m)) 中で、サンプリング周波数48 [KHz] でなるオー 10 デイオ信号をダビングすることが考えられる。実際上高 品位ビデオシステムにおけるビデオ信号の規準周波数は 周波数60 [Hz] であり、オーディオ信号のサンプリング 周波数は周波数48 [KHz] である。このためダビングの 際は、デイジタルオーデイオテープレコーダと髙品位ビ デオシステムとの同期をとるために両者をビデオ信号に 同期させる。

【0006】このときビデオ信号が例えばNTSCカラ ーテレビジョン方式であれば、フレーム周波数は 29.97 [Hz] (30 [Hz] ×1000/1001) であるため、高品位ビ 20 デオシステムのオーデイオ信号のサンプリング周波数48 [KHz] 自体が、 0.1%ダウンして、周波数 47.95 [K Hz] (48 [KHz] ×1000/1001) に変わつてしまう。こ のためデイジタルオーデイオテープレコーダ側のサンプ リング周波数も髙品位ビデオシステムにあわせて 0.1% ダウンする必要がある。

【0007】このため上述の構成のデイジタルオーディ オテープレコーダにおいては、クロツク発生回路におけ るPLLとして、可変分周器を有するものを用い必要に 応じて可変分周器の分周比を変更してサンプリング周波 30 数FSを周波数48 [KHz] から周波数 47.95 [KHz] に 0.1% ダウンするようになされたものがある。

【0008】ところがかかる構成のクロツク発生回路で は、可変分周器の分周比を変更するため、リモコン形式 の操作器を接続して、例えば±12.5%の範囲でマニュア ル操作で可変するようになされており、サンプリング周 波数FSを 0.1%ダウンするのみの操作のために煩雑な 作業が必要になり、実用上使い勝手が悪いものであつ た。

【0009】またかかる構成のクロツク発生回路では、 位相比較器の基準入力信号Xに対して可変分周器側の入 力信号Yの周波数及び位相を一致させるよう動作するた め、可変分周器の分周比をNとすると、次式

【数1】

---- (1)

※【数2】

---- (2)

フトし、同様に分周比Nをそれぞれ1125、 999にすると 3

【0010】従つてサンプリング周波数FSが周波数48 [KHz]でなるマスタークロツクを0.1%シフトしてなるマスタークロツクを発生するには、可変分周器にて 9 99分周すれば良いと考えられる。ところがNTSCカラーテレビジョン方式のフレーム周波数 29.97 [Hz] は30 [Hz] × (1000/1001) より得られものであり、一方サンプリング周波数FSの 0.1%ダウンは 999/1000したものであるから、生成されるサンプリング周波数FSには、厳密に言うと周波数に1 [ppm] の差が生じるという問題があつた。

【0011】本発明は以上の点を考慮してなされたもので、簡易な操作で周波数を-0.1%シフトしてなるクロック信号を発生し得るクロック発生回路を提案しようとするものである。

#### [0012]

【課題を解決するための手段】かかる課題を解決するため本発明においては、出力クロツク信号CKの周波数をシフトするか否かを設定するシフト設定手段9と、そのシフト設定手段9の設定結果に応じて、第1の入力クロツク信号WCKを1000/1001分周してなる第2の入力クロツク信号を選択して出力する切換え手段22と、制御電圧に応じて所定のクロツク信号CKを出力する電圧制御型発振手段24と、切換え手段22を通じて入力される第1又は第2の入力クロツク信号WCK及び発振クロツク信号CKの位相を比較し、比較結果に応じて電圧制御型発振手段24を制御する位相比較手段23とを設けるようにした。

#### [0013]

【作用】シフト設定手段9の設定に応じて、入力クロツク信号WCK又は1000/1001分周してなる入力クロツク信号と、電圧制御型発振手段24で発振されるクロツク信号CKとの位相差で、電圧制御型発振手段24を制御するようにしたことにより、シフト設定手段9の設定のみの簡易な操作で、所定の出力クロツク信号CK又は周波数を-0.1%シフトした出力クロツク信号CKを発生し得る。

#### [0014]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0015】図1は高品位ビデオシステムのオーデイオ信号をデイジタルオーデイオテープレコーダ1にダビングする際の構成を示し、同期を取るため外部のビデオ信号発生器2で発生された周波数29.97 [Hz] でなるNTSCカラーテレビジョン方式のビデオ信号が、デイジタルオーデイオテープレコーダ1のビデオPLL回路3に入力される。

【0016】ビデオPLL回路3は入力されたビデオ信号に同期したサンプリング周波数FS=48 [KHz] のワードクロツクVCKを発生する。このワードクロツクV

CKは、第1のセレクタ4のb側を通じてワードPLL 回路5に入力される。ワードPLL回路5はサンプリン グ周波数FSの384倍(384FS)のワードクロツクW CKを発生する。このワードクロツクWCKは、第2の セレクタ6のa側を通つてクロツク発生回路7に入力さ れる。

【0017】クロツク発生回路7は入力されるワードクロツクWCKに同期してサンプリング周波数FSの384倍(384FS)又はこれを-0.1%シフトしてなるマス10 タクロツクCKを発生するようになされ、これがシステムクロツク発生回路8に入力される。この実施例の場合、サンプリング周波数FSを-0.1%シフトするか否かをFSシフトスイツチ9で設定するようになされている。

【0018】実際上FSシフトスイツチ9の設定状態がCPUインターフエース(I/F)10を通じてシステム制御回路11に取り込まれ、この結果システム制御回路10が、制御信号C1によつてクロツク発生回路7を制御する。またシステムクロツク発生回路8は入力されるマスタクロツクCKを384分周して、周波数48[KHz]又は47.952[KHz]のシステムクロツクSCKを発生する。

【0019】なお第1及び第2のセレクタ4及び6は、CPUインターフエース(I/F)10を通じて入力されるシステム制御回路11からの制御信号によつて切り換え制御されるようになされている。実際上第1のセレクタ4でa側が選択されると、ビデオ信号に同期した周波数FS=48 [KHz]のワードクロツクVCKに代えて、内部発振回路12で発振したワードクロツクICKが入力される。同様に第2のセレクタ6でb側が選択されると、ワードPLL回路5から入力される周波数384FSのワードクロツクWCKに代えて、外部ワード発生回路13から入力される外部ワードクロツクEWCKが入力される。

【0020】ここでビデオ信号発振器2から送出される 周波数29.97 [Hz] でなるNTSCカラーテレビジョン 方式のビデオ信号は、デイジタルオーデイオテープレコーダ1のビデオPLL回路3に加えて、高品位ビデオシステム14に入力される。この高品位ビデオシステム14から出力されるデイジタルオーデイオ信号S1が、ディジタルオーデイオテープレコーダ1のデイジタル入出力回路(DIO)15に入力される。

【0021】この入力デイジタルオーデイオ信号S2はオーデイオ信号処理回路16において、所定の信号処理が施されこれが記録オーデイオ信号S3として録音処理回路17に入力される。このデイジタル入出力回路(DIO)15、オーデイオ信号処理回路16及び録音処理回路17は、システムクロツク発生回路8から送出されるシステムクロツクSCKに応じて動作する。

【0022】これによりFSシフトスイツチ9を設定

50

5

し、システムクロツク発生回路8から、サンプリング周波数48 [KHz]を - 0.1%シフトしてなる47.952 [KHz]のシステムクロツクSCKを発生し、このシステムクロツクSCKで各部を動作させ、この結果高品位ビデオシステム14のオーデイオ信号S1を、デイジタルオーデイオテープレコーダ1にダビングし得るようになされている。

【0023】ここでこの実施例の場合、クロツク発生回路7は図2に示すように構成されており、ワードPLL回路5で発生されたサンプリング周波数FSの384倍でなるワードクロツクWCKが、1/1000分周回路20及び1/1001分周回路21を通じてそれぞれ1/1000及び1/1001に分周された後、セレクタ22のa側及びb側を通じて\*

X/1000-Y/1000

の関係が成り立ち、これによりワードクロツクWCKに 同期したマスタクロツクCKが出力される。

【0026】これに対して、FSシフトスイツチ9の設※ ×/1001-Y/1000

の関係が成り立ち、これを変形した次式

X:Y-1:1000/1001

から明かなように、NTSCカラーテレビジョン信号の 基準周波数 29.97 [Hz] と、- 0.1%シフトとの関係が 完全に一致するようなマスタクロツクCKが出力され る。

【0027】以上の構成によれば、FSシフトスイツチ9の設定に応じて、ワードクロツクを1/1000分周した信号又は1/1001分周した信号と、電圧制御型発振回路24の発振出力を1/2分周及び1/1000分周した信号とを位相比較し、この比較結果で電圧制御型発振回路24を制御30するようにしたことにより、FSシフトスイツチ9の設定のみの容易な操作で、所定の出力クロツク信号又はー0.1%周波数をシフトした出力クロツク信号を発生し得るクロツク発生回路を実現できる。

【0028】なお上述の実施例においては、髙品位ビデオシステムのオーデイオ信号をデイジタルオーデイオテープレコーダにダビングする場合について述べたが、これに限らず、例えばサンプリング周波数FSとし48【KHz】及び44.1【KHz】の2種類しか持たないデイジタルオーデイオテープレコーダを用いて、サンプリング周波 40数44.056【KHz】あるいは47.952【KHz】で記録するときにも適用し得、この場合もマスタクロツクを-0.1%シフトさせ、テープの回転速度も-0.1%シフトさせて記録し、このようにして記録密度を一定に記録し得るようになされている。

【0029】またこのようにして記録されたテープにインサート記録する場合、サンプリング周波数は44.1 [K Hz] 又は48 [KHz] なので、FSシフトを行なわないとサンプリング周波数44.1 [KHz] 又は48 [KHz] のまま記録されてしまう。そこでサンプリング周波数を44.056 50

\*位相比較回路23の基準入力側に入力される。

【0024】一方位相比較回路23の比較入力側には、電圧制御型発振回路24で発振されたサンプリング周波数FSの768倍の出力が1/2分周回路25で1/2分周され、この結果得られるマスタクロツク信号CKが1/1000分周回路26で1/1000に分周されて入力されている。

【0025】このような回路構成で、ワードPLL回路 5から入力されるワードクロツクWCKをX (384F S)とし、1/2分周回路25から出力されるマスタクロ ツクCKをY (384FS)とすると、制御信号C1によ つてセレクタ22が1/1000分周回路20側を選択した場 合には次式

【数3】

..... (3)

※定に応じた制御信号C1によつて、セレクタ22が1/10 01分周回路21側を選択した場合には次式

【数4】

---- (4)

20 【数5】

..... (5)

[KHz] 又は47.952 [KHz] に合わせるためには、テープ上のサンプリング周波数情報FSIDは44.1 [KHz] 又は48 [KHz] のままで、FSシフトを行うことでマスタークロツクを-0.1%シフトし、テープの回転速度も-0.1%シフトに設定できる。

【0030】さらに上述の実施例においては、本発明をデイジタルオーデイオテープレコーダのクロツク発生回路に適用したが、これに限らず、簡易な操作で所定のクロツクに対して-0.1%シフトしたクロツクを必要とするクロツク発生回路に広く適用して好適なものである。

[0031]

【発明の効果】上述のように本発明によれば、シフト設定手段の設定に応じて、入力クロツク信号又は1000/1001分周してなる入力クロツク信号と、電圧制御型発振手段で発振されるクロツク信号との位相差で、電圧制御型発振手段を制御するようにしたことにより、シフト設定手段の設定のみの容易な操作で、所定の出力クロツク信号又は一0.1%周波数をシフトした出力クロツク信号を発生し得るクロツク発生回路を実現できる。

【図面の簡単な説明】

【図1】本発明によるクロツク発生回路を適用したデイジタルオーデイオテープレコーダの一実施例を示すブロック図である。

【図2】本発明によるクロツク発生回路の一実施例を示すプロック図である。

【符号の説明】

1……デイジタルオーデイオテープレコーダ、2……ビデオ信号発生器、3……ビデオPLL回路、4、6、2 2……セレクタ、5……ワードPLL回路、7……クロ

-4-

7

ック発生回路、8……システムクロック発生回路、9… …FSシフトスイッチ、10……CPUインターフエース、11……システム制御回路、12……内部発振回路、13……外部ワード発生回路、14……高品位ビデ

オシステム、15……デイジタル入出力回路、16…… オーデイオ信号処理回路、17……録音処理回路、2 0、21、25、26……分周回路、23……位相比較 回路、24……電圧制御型発振回路。

8

【図1】

